周三，美光公司表示，他们已经开始向高性能计算和网络设备制造商运送其3D混合内存立方体(HMC)的工程样品。
该技术通过将易失性存储器层层叠加，改变了DRAM的基本结构。每一层都通过新的垂直互连访问(via)输入/输出(I/O)技术连接到位于堆栈基础的处理器。每个内存层有高达2GB的容量。
通过是一种使电线垂直通过硅片的方法。
第一批HMC板将提供2GB和4GB的容量，提供总计160GBps的双向带宽，而DDR3的总计11GBps, DDR4的总计20GBps到24GBps。
“很长一段时间以来，记忆和逻辑都遵循摩尔定律，运行良好。但随着处理器市场在性能上取得领先，我们在试图跟上一代又一代的改进方面开始落后，”美光混合内存立方体团队首席技术策略师Mike Black表示。“多核处理器内存不足。”
HMC带宽取决于制造商选择在系统中使用多少链路;一次最多可以启用到记忆棒处理器的四个链接，允许多个通道的串行连接。
每个到处理器的链路可以以不同的吞吐量速度运行，这取决于制造商如何配置内存芯片:10Gbps、12.5Gbps或15Gbps的线路速率可用。
布莱克说，与现有DRAM技术相比，新的HMC芯片每比特消耗的能源减少了70%，这极大地降低了总体拥有成本。
HMC规范得到了100家科技公司的支持，这三家最大的内存制造商是美光、三星和海力士，公布最终规格用于三维DRAM，旨在提高网络和高性能计算市场的性能。
虽然它最初的目标是高端应用程序，但随着芯片的能源效率进一步提高，预计在未来三到五年内，内存立方体将会转移到移动应用程序中。
这个故事，“微米飞船的混合内存立方体，提高DRAM 15X”最初发表《计算机世界》 。