三大内存制造商宣布了三维DRAM的最终规格，旨在提高网络和高性能计算市场的性能。
在100家科技公司的支持下，三家最大的内存制造商宣布了三维DRAM的最终规格，旨在提高网络和高性能计算市场的性能。
美光(Micron)、三星(Samsung)和海力士(Hynix)领导着混合内存立方体联盟(HMC)支持的技术开发工作。这项技术被称为“混合内存立方体”(Hybrid Memory Cube)，它将把多个易失性内存模块堆叠在DRAM控制器上。
DRAM通过一种相对较新的硅通(垂直互连访问)技术与控制器连接，这种技术是一种将电线垂直穿过硅片的方法。
一个混合内存立方体通过总线连接到一个中央处理器的图解
美光混合内存立方体团队的首席技术策略师Mike Black表示，开发人员所做的只是改变了DRAM的基本结构。
“我们去掉了DRAM功能的逻辑部分，并将其放入3D堆栈基础上的逻辑芯片中，”Black说。“这种逻辑过程使我们能够利用性能更高的晶体管……不仅通过其上的DRAM进行交互，而且以高性能、高效的方式通过通道到达主机处理器。
他补充说:“因此，逻辑层既充当主机接口连接，也充当位于其上的DRAM的内存控制器。”
Black说，第一个混合内存立方体规范将提供2GB和4GB的容量，提供最高160GBps的聚合双向带宽，而DDR3的聚合带宽为11GBps, DDR4的聚合带宽为18GB到20GB。
研究公司Objective Analysis的主管吉姆·汉迪(Jim Handy)说，混合内存立方体技术解决了一些重要的内存问题。今天的DRAM芯片必须驱动电路板痕迹或铜电路连接，以及无数其他芯片的I/O引脚，以千兆赫的速度在总线上传输数据，这将消耗大量的能量。
混合内存立方体技术减少了DRAM必须执行的任务，因此它只驱动tsv，而tsv在更短的距离上连接更低的负载，他说。在DRAM堆栈底部的控制器是唯一承担驱动电路板跟踪和处理器的I/O引脚的芯片。
“它的界面速度是标准dram的15倍……Handy说，“基本上，它的美妙之处在于，它解决了所有阻碍DDR3和DDR4尽快运行的问题。”
混合内存立方体联盟定义了从内存立方体返回到主机系统处理器的两个物理接口:一个短接口和一个超短接口。这个短距离类似于大多数主板技术，今天DRAM是在8到10英寸的中央处理器。该技术主要用于网络应用，目标是将吞吐量从每个大头针15Gbps提高到28Gbps。
Black表示，该财团计划在今年下半年推出短距离混合记忆体，明年推出超短距离记忆体。
超短距离互连的定义集中在低能耗，接近存储器设计支持fpga, asic和ASSPs，如高性能网络，以及测试和测量应用。这将有一个1到3英寸的通道回CPU，它的吞吐量目标是15Gbps每个大头针
“它在多芯片模块的超低能量信号方面进行了优化，”Black说。
卢卡斯·米瑞恩为《计算机世界》提供存储、灾难恢复和业务连续性、金融服务基础设施和医疗保健IT服务。在Twitter上关注卢卡斯@lucasmearian或订阅卢卡斯的RSS提要。他的电子邮件地址是lmearian@computerworld.com。
看到更多内容由Lucas Mearian在Computerworld.com报道。
阅读更多关于数据存储的内容在计算机世界的数据存储主题中心。
这个故事，“新的混合内存立方体规范提高DRAM带宽15倍”最初发表《计算机世界》 。