台湾半导体制造公司正在与英特尔成为第一家卖三维芯片提高晶体管在一个半导体的密度的1000倍。
台积电是全球最大的合同芯片制造商,可能使其首部3 d芯片商业化之前,2011年底,据一位要求匿名的知情人士。
台积电的工程期限匹配结束- 2011计划,英特尔已发射的3 d三栅极芯片,该公司预计将成为世界上第一个商业化的三维芯片和芯片技术的最重要的进步发展以来的芯片晶体管在1950年代。
与硅的几层堆叠在一起,一个3 d芯片可以实现性能提升的约三分之一,少消耗50%的电力。出于这个原因,3 d芯片尤其适合电力新一代的平板电脑和手机等移动设备,企业在英特尔迄今未能建立一个重要的存在。
“这绝对是一个新的商机,台积电”商毅蒋介石说,研发在台积电,高级副总裁在接受采访时说。“我们现在正在建立一个专利组合。”
3 d芯片有望解决许多问题的芯片制造商的目标性能的增加更小的芯片。随着晶体管密度上升,电线连接变得更薄和更紧密,导致增加阻力和过热。这些问题导致信号延迟,限制中央处理器的时钟速度。
“3 d芯片看起来更有吸引力,因为他们更大的密度,”蒋说。“然而,这是很难让他们因为测试的问题。如果你有五个堆叠死了,死的是坏的,你必须取消整件事情。”
出于这个原因,台积电也在开发所谓的2 d芯片取代有机聚合物衬底硅提高晶体管密度。通讯芯片制造商Xilinx台积电,使其萎缩Virtex-7现场可编程门阵列(FPGA)使用台积电的2 d芯片技术,将三个芯片死在一个硅衬底。Xilinx 3月8日表示,该公司预计485年第Virtex-7样本t FPGA在可在8月。
台积电的蒋介石表示,该公司已经与芯片外包商和供应商密切合作设计自动化软件的帮助3 d芯片技术商业化。
2007年4月,IBM和伦斯勒理工学院(RPI)研究人员宣布第一个版本的3 d芯片的支持下国防高级研究项目局(DARPA)。3 d芯片结合使用几层硅技术称为晶圆键合。
IBM的技术使用硅衬底与活跃的晶片之上。这项技术允许一个处理器放在栈的底部与内存或其它组件分层顶部,导致千重减少连接器的长度。更大的晶体管密度减少旅行的距离数据,导致更快的处理。
IBM使用在矽通过(tsv)连接的多个芯片组件。通过堆栈tsv允许更有效的散热冷却系统,提高功率效率。